［米国］
45nmプロセスの実用化で、しのぎを削るインテルとAMD

（2006年12月14日）

　米国AMDは12月12日、カリフォルニア州サンフランシスコで開催された国際電子デバイス会議において、45nm（ナノメートル）プロセスのプロセッサを2008年半ばに製品化すると発表した。

　この場合のプロセスとは、半導体のウェハ上に集積される電子回路を電気的に接続している配線の幅を指す。この幅が小さければ小さいほど、1プロセッサに集積可能なトランジスタ数が増えるというわけだ。

　プロセッサ市場で最大手のインテルは、2005年10月から65nmプロセスのプロセッサを出荷しており、年間4,600万個を生産している。それに対してAMDは、現時点では90nmプロセスのプロセッサが主力であり、12月初めに65nmプロセスの移行を明らかにしたばかりだ。AMDが65nmプロセス・プロセッサに完全移行するのは2007年後半になると見られている。ナノメートル・プロセスを巡る競争では、AMDはインテルから一歩遅れている格好だ。

　今回の発表は、AMDとIBMの共同で行われた。両社は2003年からプロセッサ分野の開発で協業体制を築いており、昨年8月には協業契約を2011年まで延長することを明らかにしている。両社は、将来的には32nmおよび22nmプロセスのプロセッサを共同で開発／出荷する予定だという。

　なお、IBMは2007年下半期に65nmプロセスのプロセッサを出荷する計画だ。将来的には、ゲーム機器用の45nmプロセス・プロセッサを開発するとしている。

　実は、65nmプロセスと45nmプロセスの間には製造上、技術的な壁がある。45nmというきわめて微細なトランジスタやワイヤでは、300mm（ミリメートル）のシリコン・ウェハに微細なほこりが付着するだけで、プロセッサ全体が壊れてしまう可能性があるからだ。

　また、ドライ・リソグラフィを用いた従来の半導体集積回路パターンを生成する方法では、65nm以下のプロセスではプロセッサの設計に大きな制限が生じるという問題もあった。

　AMDのロジック技術開発担当副社長、ニック・ケプラー氏は、「当社は、これらの問題を解決する技術を採用した。それは、液浸リソグラフィ、超低誘電率の相互接続誘電体、強化トランジスタ・ストレインの3つだ」と、従来とは異なる方法で45nmプロセスのプロセッサを製造することを明らかにした。

　ケプラー氏によると、液浸リソグラフィによって、投射レンズとウェハの間に空気ではなく液体を充填すると、光の波長が短くなり、ドライ・リソグラフィよりも解像度が40％向上する。その結果、1枚のウェハから製造できるチップの数を増やすことができるという。

　一方、インテルは同会議で、ノートPCやデスクトップPC、サーバに対応する45nmプロセスのクアッドコア・プロセッサ「Penryn」（開発コード名）のサンプルをすでに製造していることを強調。同プロセッサを2007年下半期に出荷する予定であることを明らかにした。

ライバルのインテルに設計がすぐれていると言わしめた、AMDの「Opteron」は90nmプロセスで製造されているが…。ナノメートル・プロセスを巡る両社の競争は、当分は続きそうだ

　インテルの技術／製造グループの技術アナリストであるロブ・ウィロナー氏は、AMDが製造方法を改善しても、インテルの優位は変わらないと主張する。さらに、「ナノメートル・プロセスに関しては、業界標準が存在せず、小さいものがすぐれているというわけでもない。例えば、AMDの『Opteron』は90nmプロセスで製造されているが、設計がすぐれていることから商業的に成功している」と語り、リーディング・ベンダーとしての余裕を見せつつ、AMDの45nmプロセス開発を牽制した。

　ナノメートル・プロセスを巡る両社の競争は、当分は続くと見られる。インテルによると、90nmプロセスから65nmプロセスに移行することで、プロセッサに組み込むトランジスタの密度を倍増させる一方、性能を維持したままリーク電流を5分の1に削減し、スイッチング・パワーも30％抑えられたという。

(ベン・エームズ／IDG News Service ボストン支局)