［米国］
インテル、サーバ・プロセッサのロードマップを修正

（2005年10月25日）

　米国インテルは10月24日、同社のサーバ向けプロセッサ投入計画に変更を加えたことを明らかにした。初のデュアルコア版Itanium 2プロセッサの出荷スケジュールを遅らせたほか、将来のマルチコア版Xeonプロセッサを新設計を採用するものに置き換えた。

　インテル広報のスコット・マクローリン氏によると、「Montecito」のコード名で呼ばれるデュアルコア版Itanium 2プロセッサの量産出荷は、当初予定していた来年上旬ではなく、来年中旬になる。Montecitoの暫定出荷はすでに始まっているが、インテルは同社の「生産レベル品質」水準に到達するために同チップに少数の変更を加えることにしたという。それらの変更点の性質については、同氏は明言を避けた。

　また、Montecitoでは、高度な電源管理技術「Foxton」が搭載されなくなるほか、メモリへのフロント・サイド・バス（FSB）コネクションの速度も当初予定していた667MHzではなく533MHzになるという。

　一方、「Whitefield」と呼ばれていた、4プロセッサ以上のサーバ向けのマルチコア版Xeonプロセッサの計画は中止され、それが予定されていたのと同時期の2007年に、代わって「Tigerton」と呼ばれる新しいプロセッサが投入される。

　Tigertonプロセッサでは、サーバのチップセットに各プロセッサが直接接続できる高速なインターコネクト技術が採用される。現行のマルチプロセッサ・サーバ向けのXeonプロセッサでは、チップセットへの1つのFSBコネクションをシステムメモリからのデータへのアクセスやI/Oに共用しなければならない。業界アナリストは従来、そのボトルネックが、現行のインテルのサーバ・チップと米国アドバンスト・マイクロ・デバイセズ（AMD）のOpteronプロセッサの現在の性能差を生んでいると指摘してきた。

　Tigertonのための青写真として、8月にインテルの社長兼CEO（最高経営責任者）ポール・オッテリニ氏が発表したインテルの次世代アーキテクチャが採用される。このアーキテクチャは、インテルのノートPC向けプロセッサ「Pentium M」の構築に使用された省電力設計原則に基づいている。

　Whitefieldは性能競争で2007年にインテルが再び優位に立つのに役立つと見られてきたが、Tigertonはそれよりさらに強力なものになるはずだ、とマクローリン氏。最近は、AMDのOpteronサーバ・プロセッサが、インテルのXeonと比べた性能の高さで、業界アナリストから、そしてヒューレット・パッカード（HP）などのサーバ・ベンダーからも好意的な評価を受けてきた。

　インテルは、Tigertonプロセッサがサーバのチップセットにどのように接続するのかを具体的に説明しておらず、例えば、統合型のメモリまたは入出力コントローラや、過去のIntel Developer Forumで曖昧に説明していた次世代インターコネクト技術を採用するのかどうかは明らかにしていない。

　なお、マクローリン氏によると、Tigertonとそれに対応したチップセットを組み合わせた「Caneland」プラットフォームは、インテルのXeonプロセッサとItaniumプロセッサにソケット互換性をもたらす設計ではない。

　インテルはXeonとItaniumのどちらにも対応するチップセットを作成したいと考えており、その互換性実現はインテルと同社のパートナーの製品開発コスト軽減につながるはずである。そうした互換性は、Itaniumでは「Tukwila」と呼ばれるマルチコア版Itanium 2プロセッサとともに実現されることになっており、Xeonでの実現時期についてはまだ検討中という。Tukwilaプロセッサの投入時期は（Montecitoの出荷時期延期に伴って）2008年の予定となっている。

(Originally reported by Tom Krazit, IDG News Service 10/24/2005)

(IDG News Service)