［ドイツ］
IBM、Cellプロセッサを使った3次元画像処理をCeBITで披露

（2006年03月11日）

　米国IBMは3月11日、ドイツのハノーバーで開催されている展示会「CeBIT 2006」（3月8日～15日）で、マルチコア・マイクロプロセッサ「Cell」をベースにした試作ブレード・サーバ・クラスタのデモを実施し、拍動する人の心臓の3次元モデルが稼働する様子を参加者に披露した。

　IBMのブースを訪れる来場者は、専用のメガネを着用することで、3次元の心臓モデルを見ることができる。またリアルタイムで拍動している心臓を、マウスを使って回転させたり、好きな場所を輪切りにしてその断面を見たりすることも可能となっている。

　デモは、Cellプロセッサの処理能力の高さをアピールするために行われたが、同時に、新しいチップ・アーキテクチャの可能性を最大限に引き出すために、プログラマーが前もってどのような作業を行わなければならないかということも明らかになった。

「Cell Broadband Engine」

　デモに使用された3次元モデルは、科学計算や画像処理から導き出された大量のデータを視覚化するためのソフトウェア・ツール「PV-4D」を使って作成された。同ツールは、ドイツにあるフラウンホーファー研究所の研究者たちが一般的なPCのクラスタ上で稼働させるために開発したもので、最近のCellプロセッサ・アーキテクチャに移植した。

　IBMのブースで説明を行っていた同研究所の高性能コンピューティング・コンピーテンス・センターの部門ディレクター、フランツヨセフ・プリュント氏は、「PV-4Dは、プロセッサに近いレベルで最適化されており、Cell環境への移植には3カ月を要した」と語っている。

　コードの最適化に時間がかかったのは、Cellプロセッサのプログラミングに必要な技能と他のプロセッサのプログラミングに必要な技能が異なっているためだ。「並列プログラミングの知識を持つスタッフがいなかった」（プリュント氏）

　Cellチップは、1つのPowerPCプロセッサ・コアと、8個のSPE（Synergistic Processor Element）と呼ばれる専用ベクトル・プロセッサを搭載している。それぞれのSPEは、コードとデータを格納するための256KBの1次キャッシュ・メモリを搭載し、最高25Gbpsでメイン・メモリと通信する。また、PowerPCコアや他のSPEとも、200Gbpsのバスを介して通信できる。

　「32ビットの整数演算や浮動小数点演算に関しては、PowerプロセッサよりもSPEのほうが強力だ」とプリュント氏は強調する。

　IBMドイツ法人のスタッフで、CellプロセッサにLinuxのカーネルを移植する作業に取り組んでいるウッツ・バッヒャー氏によると、SPEの演算能力を引き出すためには、1つの作業を数多くの小さな独立したタスクに分割し、並列処理できるようにする必要があるという。

　「Cellチップの性能を最大限に引き出すには、SPEを活用しなければならず、そのためには、ある程度のスレッド化が必要だ」（バッヒャー氏）

　SPEは、PowerPCのメイン・コアとは異なるまったく新しい命令セットを使用しているため、Cell用のコードは、別のコンパイラを使って作成する必要がある。

　従来型アーキテクチャのマイクロプロセッサ用ソフトウェアを開発するプログラマーは、メイン・メモリから読み込んだデータを自動的にプリフェッチし、データが必要になる前にプロセッサのキャッシュに格納するといった処理は、最適化コンパイラによって容易に実現可能で、ハードウェアの性能を最大限引き出すことができる。

　一方、Cellプロセッサでは、こうした作業のほどんどが自動化されていない。バッヒャー氏は、「メイン・メモリから読み込んだデータの早期フェッチについてもきちんと考慮しなければならない。フェッチの自動化はまだ実現されていない」と語っている。

　このためプログラマーは、Cellのメモリ・アーキテクチャの処理を理解し、フェッチ命令をチップやコンパイラではなく、コードに組み込む必要があり、余分な手間がかかる。

　「将来的には、コンパイラがこの作業を担当できるようになるはずだ。IBMリサーチは現在、コンパイラに関する研究に取り組んでおり、最適化の方法に関しても非常に興味深いアイデアを持っている」（バッヒャー氏）

　IBMは、Cellブレード・サーバを今年第3四半期に発表する計画だ。価格はまだ明らかにされていない。

(IDG News Service パリ支局)