［米国］
インテル、次世代トライゲート・トランジスタを2010年までに製品化

（2006年06月12日）

　米国インテルの研究者が、回路の効果的な絶縁技術によって、プロセッサ上のトランジスタ集積度を高めながら省電力を実現できる同社の「トライゲート・トランジスタ」の製品化状況について説明した。

30nmトライゲート・トランジスタ（資料：米国インテル）

　トライゲート・トランジスタは2002年に初めて発表され、2003年には研究段階から開発段階への移行が報告されていた。

　インテルのテクノロジー・アンド・マニュファクチャリング・グループの部材研究担当ディレクター兼副社長、マイク・メイベリー氏によると、インテルはトライゲート・トランジスタを使ったチップ製造を2010年までに開始する見通し。

　新型チップでは、同社の回路線幅65nm（ナノメートル）の現行トランジスタを使ったチップに比べ、動作速度で45％の向上、総電力消費量で35％の低減が実現されるという。

　こうした進化は大きな売り物になりそうだ。電力効率は、サーバをはじめ、デスクトップPC、ノートPC、PDAなどに搭載されるチップのマーケティングで重要な指標になりつつあるからだ。インテルのライバルのAMDなども自社製品の省電力性の高さを強調している。

　また、トライゲート・トランジスタにより、チップの集積度が約2年ごとに2倍になるというムーアの法則が維持される見通しだ。この法則はインテルの共同創業者ゴードン・ムーア氏が40年前に提唱したものだが、技術者の間では最近になって、同法則は近いうちに成立しなくなるという見方が出ていた。チップの回路線幅が90nmよりも小さくなるとリーク電流が発生する傾向が高くなってしまうからだ。

　この問題の解決策の1つは、チップに複数のコアを搭載し、それぞれの速度を抑えることだ。この解決策は、クロック周波数が2GHzを超えるとチップのリーク電流が増え、動作効率が落ちることを念頭に置いている。インテル、AMD、サン・マイクロシステムズは現在、このアプローチを採用している。

　もう1つの解決策になる可能性があるものとして、カーボン・ナノチューブがある。IBMの研究者は3月、従来のシリコン技術とカーボン・ナノチューブ分子を組み合わせてICの試作に成功したことを明らかにしている。

　だがメイベリー氏は、トライゲート・トランジスタのほうがカーボン・ナノチューブよりもはるかに製造しやすいと優位性を強調する。

　トライゲート・トランジスタはまだ設計段階だが、インテルの設計者は、新しいチップに迅速に適用できるようになるという。トライゲート・トランジスタを用いたチップは、既存の製造設備を使って製造できるからだ。

　「トライゲート・トランジスタは、回路線幅が45nmよりも微細な32nmか22nmのチップ用の選択肢になるだろう。このため、われわれは次の10年もムーアの法則を維持できると確信している」（メリーベリー氏）

　インテルは、2006年第3四半期までに、回路線幅90nmの製造技術によるプロセッサ生産量よりも65nm技術による生産量を増やし、2007年に45nm技術、2009年までに32nm技術に移行するとしている。

(ベン・エームズ／IDG News Service ボストン支局)