IBMと日立、32nmプロセス以降のデバイスの実現に向け共同研究へ
微細化の障壁である原子レベルの影響を研究。22nmも視野に米国IBMと日立製作所は3月10日、半導体デバイスのプロセス（線幅）を32ナノメートル（nm）以下に微細化するための基礎研究を、2年間にわたり共同で行うことで合意したと発表した。半導体素子の特性を原子単位で分析・評価することを目指す研究になるという。
両社の発表によると、トランジスタのスケールが微細化されるにつれて、素子内にある原子のわずかなばらつきが、パフォーマンスに大きな影響を与えるようになるという。現在、IT関連製品の高性能化・小型化に向けたトランジスタの微細化が進められているが、このまま微細化が続けば、原子レベルの影響が無視できなくなってくる。
そこで、具体的に原子のばらつきがどのような影響をもたらすのか、その特性を調べるとともに、そうした影響の計測精度の向上を目指すという。これにより、32nmや22nmといった、超微細な次世代半導体デバイスの実現につなげる考えだ。
両社は現在、企業向けサーバ製品などで協業しているが、半導体技術分野で協業するのは今回が初めてだという。共同研究は、米国ニューヨーク州にあるIBMのワトソン研究所およびニューヨーク州立大学アルバニー校の研究施設で行われる。
なおIBMでは、従来使われているシリコン・ベース・トランジスタのさらなる微細化を実現する目的で、炭素ベースのデバイスの研究にも注力している。同社は、平面状に並んだ炭素原子の膜「グラフェン」を使うと、現行最小のトランジスタよりも小さなトランジスタが作れるようになるとして、この物質に注目してきた。
IBMが6日に発表したリリースによれば、グラフェンを2枚重ねにすると、グラフェン1枚の状態では制御不能だった電子レベルのノイズが抑制できるようになるという。この電子レベルのノイズは、システム制御などの重要な信号を阻害する原因になるが、その影響は微細化が進むにつれて大きくなる。そのため、ナノ・デバイス作製における問題の1つとなっていた。
今回の一連の発表は、原子レベルのトランジスタの実現がいよいよ視野に入ってきたことを示すものと言えそうだ。
(Computerworld.jp)
