［米国］
インテル初の6コアCPU「Dunnington」、今年下半期に出荷へ

19億個のトランジスタと16MBのL3キャッシュを搭載し、45nmプロセスで製造

（2008年03月18日）

　米国Intelは3月17日、6コア・プロセッサのOEM向け出荷を今年下半期に開始すると発表した。同社初となる6コア・プロセッサ（開発コード名：Dunnington）は線幅45nm（ナノメートル）で製造され、当面はサーバ向けとして提供される。

Dunningtonチップ（die photo）

　Intelのシニア・バイスプレジデントでデジタル・エンタープライズ事業本部長のパット・ゲルシンガー（Pat Gelsinger）氏によると、Dunningtonチップは19億個のトランジスタと16MBのL3キャッシュを搭載し、同社の新しい45nm技術を使って製造される。「大容量キャッシュと6つのコアにより、パフォーマンスを大幅に高めることができる」と同氏は強調した。

　さらに同氏は、4月に中国・上海で開催予定のIDF（Intel Developer's Forum）でDunningtonチップのデモを計画していることも明らかにした。

　クアッドコア・プロセッサを超えるマルチコアCPUは、現在の半導体業界にとってかなり高いハードルだ。そのうえで、IntelがDunningtonチップの具体的な出荷スケジュールを明らかにしたことは、ライバルであるAMDとの差を保つのに十分であろう。

　Gabriel Consulting Groupのアナリスト、ダン・オルズ（Dan Olds）氏も、まだ知られていないチップをAMDが計画していないかぎり、AMDとIntelの差はさらに広がると見ている。

　デスクトップ・アプリケーションの大半は、いまだにデュアルコア・プロセッサの能力を引き出すことができないため、6コア・プロセッサはかなり先の話となる。「（デスクトップ向け）アプリケーションのマルチコア・スレッド機能が改善されるまでは、6コア・チップはサーバ向けになる」とOlds氏も述べている。

　Intelは併せて、2009年もしくは2010年をめどに、32nmプロセッサの製造を開始する計画も明らかにした。Westmereという開発コード名が付けられた最初の32nmチップは、現在開発中の4コア・プロセッサ（開発コード名：Nehalem）を小型化したバージョンになるという。

　Nehalemプロセッサについては、今年第4四半期から製造が開始される予定だ。線幅45nmのNehalemプロセッサには統合メモリ・コントローラが搭載されるため、FSB（フロントサイド・バス）は不要になる。

　Gelsinger氏によると、Nehalemに採用される新しいマイクロアーキテクチャはモジュラー方式となり、さまざまな構成要素を組み合わせてチップを開発でき、2コアから8コアへの拡張も可能だという。

　Nehalemプロセッサは、2ウェイ同時マルチスレッディングや相互接続技術のQuickPath、3レベルのキャッシュ・ハイアラーキなどを利用できるよう設計されている。同プロセッサの詳細は上海のIDFで明らかになる予定だ。

　このほかIntelは、Itaniumファミリーのアップグレード版であるTukwila（開発コード名）を年内に投入するという方針を再確認した。

　30MBのキャッシュと20億個のトランジスタを組み込んだTukwilaは、クロック周波数2GHzのクアッドコア・プロセッサで、製造プロセスは65nm。デュアル統合メモリ・コントローラを搭載し、フロントサイド・バスの代わりにQuickPathを使用する。「開発はきわめて順調」とGelsinger氏は語っている。

　さらにGelsinger氏は、ハイエンドのグラフィックス・アプリケーションに重点を置いたマルチコア・プロセッサ「Larrabee」（開発コード名）にも触れ、同チップに新しいキャッシュ・アーキテクチャが搭載されることを明らかにした。

(Sharon Gaudin／Computerworld オンライン米国版)